Em vez de triturar sequências intermináveis de uns e zeros como um processador clássico, este chip experimental apoia-se na física analógica para executar tarefas de IA. A promessa é forte: cargas de trabalho à escala de centros de dados com uma fracção mínima da factura energética.
Uma ideia com 50 anos, refeita para a era da IA
Durante décadas, a evolução da computação seguiu um guião conhecido: mais transístores, chips mais pequenos e frequências de relógio mais altas. Essa receita digital trouxe-nos smartphones, computação em nuvem e a IA moderna - mas também um problema crescente de consumo de energia.
Investigadores da Universidade de Pequim decidiram desafiar esse guião. No protótipo que desenvolveram, o chip de IA deixa de ter a lógica binária como modelo central. Em alternativa, recorre a circuitos analógicos que tratam a informação como sinais eléctricos contínuos, e não como bits discretos.
Este chip de IA analógico terá capacidade para executar cargas de trabalho-chave até 12 vezes mais depressa do que processadores digitais avançados, consumindo cerca de 1/200 da energia.
A ideia, em si, não é totalmente nova. Antes de as máquinas digitais dominarem, houve computadores analógicos concebidos para resolver equações moldando tensões e correntes. O que muda agora é a tentativa de tornar esta abordagem novamente prática, tirando partido de técnicas modernas de fabrico e ligando-a directamente a algoritmos de IA.
Como a computação analógica muda a equação
Da lógica passo a passo para a física fazer o trabalho
Os processadores digitais resolvem tarefas ao parti-las em sequências longas de operações. Cada soma, multiplicação ou comparação é um micro-passo numa agenda rígida. Mesmo em chips muito paralelos, como as GPUs, essa sequência acaba por dominar a latência e o gasto energético.
O hardware analógico funciona de outra forma. Os valores são codificados como tensões ou correntes que variam de forma suave. E as contas acontecem à medida que esses sinais interagem no próprio circuito.
- Os chips digitais calculam com milhares de milhões de transístores a comutarem em passos coordenados.
- Os chips analógicos calculam deixando o comportamento eléctrico executar muitas operações ao mesmo tempo.
Este paralelismo surge “de graça”, imposto pela física do dispositivo. Em vez de correr milhares de instruções para actualizar cada parâmetro de um modelo de IA, o circuito analógico chega a um novo estado numa única transição física.
Ao calcular directamente onde os dados estão, o chip reduz o dispendioso vaivém entre memória e unidades de processamento, uma fonte importante de desperdício energético nos servidores de IA actuais.
A atacar cargas de trabalho reais de IA, e não apenas problemas de demonstração
A equipa liderada pelo investigador Sun Zhong procurou provar que a IA analógica consegue lidar com dados grandes, imperfeitos e do mundo real. Os resultados, publicados na revista Nature Communications, centram-se numa técnica matemática chamada factorizaçāo de matrizes não-negativas, ou NMF.
A NMF é usada com frequência em sistemas de recomendação, análise de comportamento do utilizador e processamento de imagem. O objectivo é encontrar padrões escondidos em enormes tabelas de números - por exemplo, que filmes tendem a agradar ao mesmo grupo de espectadores, ou que zonas de uma imagem partilham características semelhantes.
Em hardware digital convencional, a NMF torna-se rapidamente dispendiosa quando os conjuntos de dados chegam a milhões de entradas. O chip de Pequim executa o passo central da NMF como uma operação analógica, basicamente “ligando” a matemática ao desenho físico.
Em testes semelhantes aos de motores de recomendação comerciais, como os da Netflix ou do Yahoo, o chip tratou conjuntos de dados comparáveis com muito mais velocidade e com um consumo drasticamente inferior ao de rivais digitais recentes.
A mesma lógica foi experimentada em compressão de imagem. O chip analógico reconstruiu imagens com qualidade visual próxima da de algoritmos digitais de alta precisão, ao mesmo tempo que reduziu para metade as necessidades de armazenamento.
Porque é que o hardware de IA actual bate numa parede energética
O estrangulamento da memória nos chips modernos
Aceleradores de IA de topo, como as GPUs da série H da Nvidia, oferecem um desempenho de computação impressionante. Ainda assim, a eficiência esbarra num problema simples: o custo de mover dados.
Em cada operação de IA, há números a circular entre bancos de memória e núcleos de processamento. Esse vai-e-vem constante domina tanto o tempo como o consumo energético. À medida que os modelos crescem para centenas de milhares de milhões de parâmetros, este movimento transforma-se num verdadeiro gargalo.
O chip da Universidade de Pequim usa computação analógica “na memória”. Ou seja, os mesmos componentes físicos servem para guardar os valores e para os transformar. As contas acontecem onde os dados já residem, encurtando distâncias e cortando desperdício.
| Característica | GPU de IA convencional | Chip de IA analógico (protótipo de laboratório) |
|---|---|---|
| Estilo de computação central | Digital, instruções passo a passo | Analógico, mudanças de estado guiadas pela física |
| Consumo de energia em tarefas NMF | Referência (1x) | Cerca de 1/200 do digital |
| Velocidade nas cargas de trabalho testadas | Nível de referência | Reportado até 12x mais rápido |
| Movimento de dados | Transferências frequentes entre memória e processador | Cálculo maioritariamente na memória |
Algumas estimativas do grupo sugerem que, em operações específicas, a arquitectura analógica poderia teoricamente atingir acelerações até 1,000 vezes face a GPUs líderes, caso seja escalada e aperfeiçoada.
A matemática gravada no silício
A factorizaçāo de matrizes não-negativas pode parecer um tema de nicho, mas está no centro de muitos algoritmos de recomendação e detecção de padrões. Formalizada no final dos anos 1990, divide uma matriz grande em duas matrizes mais pequenas que captam a estrutura subjacente, impondo que todos os valores se mantenham acima de zero.
Nos sistemas digitais, a NMF é tratada como uma longa sequência de multiplicações e somas. Já o chip chinês materializa esse processo na própria circuitaria. As tensões representam as entradas da matriz, e o arranjo do hardware impõe as restrições não-negativas e as regras de actualização.
Um algoritmo que antes existia apenas como código passa agora a surgir como um processo físico, a desenrolar-se num chip gravado em silício.
Um dos revisores descreveu os ganhos de velocidade e eficiência energética como abrangendo “várias ordens de grandeza” nos casos testados - uma expressão que, na linguagem normalmente prudente da publicação científica, indica surpresa real.
Impacto potencial em centros de dados e estratégia nacional
Porque isto interessa aos fornecedores de nuvem
Os centros de dados de IA já consomem tanta electricidade como países pequenos. Treinar um único modelo grande pode exigir megawatt-hora de energia, além de custos de arrefecimento e infra-estrutura. Os governos começam a escrutinar esta procura, e os fornecedores de nuvem são pressionados a controlar as emissões.
Mesmo que só sirva uma parte das cargas de trabalho, um chip capaz de executar tarefas essenciais de IA com 200 vezes menos energia pode alterar a economia de sistemas de recomendação, plataformas de conteúdos e algumas ferramentas de analítica.
Para a China, existe ainda um incentivo adicional. Os controlos de exportação dos EUA sobre GPUs de topo empurraram investigadores chineses para alternativas. Apostar em desenhos analógicos - que dependem de componentes e conhecimento diferentes - abre uma via menos exposta a sanções tecnológicas externas.
Onde a IA analógica poderá encaixar primeiro
É pouco provável que chips analógicos substituam processadores de uso geral. Têm melhor encaixe em tarefas direccionadas, em que a matemática é bem compreendida e estável. Usos iniciais prováveis incluem:
- Motores de recomendação para streaming, comércio electrónico e plataformas sociais.
- Compressão de media em tempo real em redes de distribuição de conteúdos.
- Processamento de sinal em infra-estruturas de telecomunicações.
- Aceleradores especializados dentro de sistemas de IA maiores.
Podem surgir arquitecturas híbridas: chips digitais a tratarem da lógica de controlo e de ramificações complexas, e coprocessoadores analógicos a executarem kernels numéricos pesados, como NMF ou multiplicações de matrizes.
Limites, riscos e o que ainda falta demonstrar
Ruído, precisão e fiabilidade
Os circuitos analógicos enfrentam dificuldades que os engenheiros digitais se esforçam por evitar. Ruído eléctrico, deriva térmica e variações de fabrico podem distorcer resultados. Em IA - onde alguma imprecisão pode ser tolerável - isso poderá ser aceitável, mas os limites ainda não estão claros.
Os centros de dados também valorizam previsibilidade. O hardware tem de se comportar da mesma forma sempre, em milhões de chips e durante anos. Protótipos de laboratório raramente oferecem garantias nessa escala.
Há ainda o tema da flexibilidade. Quando um método matemático fica “soldado” ao silício, alterá-lo não é tão simples como aplicar uma actualização de software. Isso torna os ciclos de desenho do chip e a escolha do algoritmo decisões muito mais estratégicas.
Segurança, manutenção e competências
A IA analógica traz novas questões de segurança e manutenção. Será que um atacante pode explorar flutuações eléctricas minúsculas para inferir dados sensíveis? Como é que operadores testam e calibram placas cujo comportamento depende de efeitos físicos subtis?
Também as equipas técnicas podem ter de se reinventar. Conceber, validar e depurar aceleradores analógicos exige uma combinação de conhecimentos de física de dispositivos e aprendizagem automática que ainda é pouco comum.
O que isto pode significar para a tecnologia do dia-a-dia
Se os chips de IA analógicos chegarem à maturidade comercial, é provável que os utilizadores reparem primeiro de forma indirecta. Os feeds de recomendação podem actualizar mais depressa com o mesmo orçamento de hardware. Plataformas de vídeo podem servir streams de maior qualidade sem disparar o consumo energético. Centros de dados mais pequenos podem disponibilizar serviços de IA sofisticados sem arrefecimento à escala industrial.
Há também uma vertente local. Aceleradores analógicos compactos e de baixo consumo podem ficar mais perto de onde os dados são gerados: em estações base, linhas de fábrica ou até electrodomésticos. Isso permitiria que parte do processamento saísse da nuvem e corresse no local, reduzindo latência e tráfego de rede.
Por outro lado, chips mais eficientes podem incentivar ainda mais utilização de IA. Menos energia por operação não garante, por si só, menos consumo total se o número de operações continuar a crescer. Reguladores e empresas terão de acompanhar as duas faces dessa balança.
Por agora, este protótipo chinês lembra que o progresso na computação nem sempre segue uma linha digital recta. Por vezes, recuperar uma velha ideia analógica e combiná-la com matemática moderna de IA desbloqueia desempenho que filas densas de transístores têm dificuldade em igualar.
Comentários
Ainda não há comentários. Seja o primeiro!
Deixar um comentário